众所周知，芯片设计是一项非常具有挑战性、需要耗费大量人力和资源的工作。芯片硬件设计依赖工程师团队编写等硬件描述代码（如Verilog、Chisel等），通过电子设计自动化（EDA）工具生成电路逻辑，并反复进行功能验证和性能优化。这一过程高度专业化且复杂，通常需上百人团队耗时数月甚至数年，成本极高。

同时，当前芯片基础软件适配需求激增。AI、云计算和边缘计算等技术推动专用处理器设计多样化，指令集组合呈指数级增长，每种组合均需适配庞大的基础软件栈。

传统设计范式下，软件生态适配周期长、成本高，严重制约硬件算力释放。以openEuler为例，其包含1万余软件仓库、400余万文件，需针对不同RISC-V指令组合逐一验证兼容性。

为了减少芯片软硬件设计的人力和资源投入，满足芯片设计日益多样化的需求，近期，中国科学院计算技术研究所处理器芯片全国重点实验室联合中国科学院软件研究所，基于大模型等AI技术，推出国际首个全自动的处理器芯片软硬设计系统——启蒙。

基于启蒙系统，芯片软硬件设计的各个环节都能实现全自动设计，设计成果可比肩甚至超过人工专家设计水平。具体而言，启蒙系统已实现自动设计RISC-V CPU，达到ARM Cortex A53性能，并能为芯片自动配置操作系统、转译程序、高性能算子库，性能优于人类专家设计水平。

这项研究有望改变处理器芯片软硬件的设计范式，不仅能大幅提升设计效率、缩短设计周期，同时针对特定应用场景需求实现快速定制化设计，灵活满足芯片设计日益多样化的需求。

自动的电路逻辑设计长期以来都是计算机科学的核心问题之一。现有自动设计方法通常将AI技术作为工具用于优化芯片设计的某个具体步骤。不同于传统自动设计方法，启蒙系统旨在端对端地实现从功能需求到处理器芯片软硬件的全自动设计和适配优化。

然而，由于处理器芯片设计领域的特殊性，实现处理器芯片软硬件全自动设计主要面临数据稀缺、正确性和求解规模等方面的关键挑战。因此，启蒙建立了处理器芯片软硬件全自动设计的新范式，共包含三个层级：底层为处理器芯片领域大模型，中间层构建芯片和软件智能体，实现处理器芯片和基础软件的自动设计，最上层应用于芯片软硬件设计的各个步骤。

虽然启蒙系统的设计是自底而上的，但由于芯片软硬件设计领域的专业数据极为缺乏，因此在具体实现时，采用自顶而下的构建方式更加容易切入。

以最顶层的多种应用实现为驱动，实现芯片软硬件各个步骤的自动设计方法后，不仅可以为处理器芯片大模型提供丰富的软硬件设计领域数据，同时也可以为处理器芯片智能体提供与专业工具协同交互的流程设计经验。

目前，研究人员已基本完成自顶而下（以通用大语言模型作为处理器芯片大模型的起点，实现处理器芯片智能体并完成处理器芯片软硬件各个步骤的自动设计。将各个步骤串联后自动产生丰富的跨层协同设计领域数据，用于训练处理器芯片大模型）中软硬件各个步骤的自动设计。并且以3D高斯泼溅为驱动范例，将各个步骤串联，组成完整的软硬件协同设计流程。后续将继续推进跨层协同设计数据集的建立和处理器芯片大模型的训练。

未来，研究人员还将通过符号主义、行为主义及连接主义等不同人工智能路径的交叉探索，不断提升启蒙系统的处理器芯片软硬件全自动设计能力，同时持续拓展启蒙的应用边界，为更广泛的处理器芯片设计应用场景提供智能化支持。

来源：新智元